M E N U Previous Doc Next Doc

Go to Doc#

First Hit

Generate Collection

L3: Entry 1 of 4

File: JPAB

Jan 29, 1993

PUB-NO: JP405020173A

DOCUMENT-IDENTIFIER: JP 05020173 A

TITLE: CACHE MEMORY CIRCUIT

PUBN-DATE: January 29, 1993

INVENTOR-INFORMATION:

NAME

COUNTRY

OKI, HIDETAKA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

APPL-NO: JP03176429

APPL-DATE: July 17, 1991

INT-CL (IPC): G06F 12/04; G06F 12/08; G11C 11/41

ABSTRACT:

PURPOSE: To read the data with a single access of a $\underline{\text{memory}}$ even though the access exceeds the data access range.

CONSTITUTION: A cache memory circuit consists of a row address decoding circuit 103 which decodes more significant bits of an input address signal, a memory cell plane 105 which receives an access with the output signal of the circuit 103, a column address decoding circuit 107 which generates the column addresses for each address boundary of the data that receive an access with less significant bits of the address signal and a data access width signal, and a column multiplex circuit 109 which is controlled by the output of the circuit 107.

COPYRIGHT: (C) 1993, JPO&Japio

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-20173

(43)公開日 平成5年(1993)1月29日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI		技術表示箇所
G06F	12/04	5 4 0	8841-5B			
	12/08	310 Z	7232-5B			
G11C	11/41			•		
			7323-5L	G 1 1 C 11/34	301 E	


		一直 一	水 調氷項の数1(全 3 貝)
(21)出願番号	特顧平3-176429	(71)出願人 000004237	
		日本電気株式	会社
(22)出願日	平成3年(1991)7月17日	東京都港区芝五丁目7番1号	
		(72)発明者 冲 秀隆	
		東京都港区芝	五丁目7番1号日本電気株式
		会社内	
		(74)代理人 弁理士 内原	晋

-- (54)【発明の名称】 キャッシュメモリ回路

(57)【要約】

【目的】 データアクセス幅を跨ぐ範囲でのアクセスで あっても1回のメモリアクセスでデータの読み出しを可 能にする。

【構成】 入力されたアドレス信号の上位ビットをデコ ードするロウアドレスデコード回路103と、デコード 回路の出力信号でアクセスされるメモリセルプレーン1 05と、アドレス信号の下位ビット及びデータアクセス 幅信号とでアクセスされるデータのアドレス境界単位に カラムアドレスを生成するカラムアドレスデコード回路 107と、カラムアドレスデコード回路の出力によって 制御されるカラムマルチプレクス回路109とを有する ことを特徴とするキャッシュメモリ回路。



【特許請求の範囲】

【請求項1】 入力されたアドレス信号の上位ビットを デコードするロウアドレスデコード回路と、

前記デコード回路の出力信号でアクセスされるメモリセ ルプレーンと、

前記アドレス信号の下位ビット及びデータアクセス幅信 号とでアクセスされるデータのアドレス境界単位にカラ ムアドレスを生成するカラムアドレスデコード回路と、 前記カラムアドレスデコード回路の出力によって制御さ れるカラムマルチプレクス回路とを有することを特徴と 10 するキャッシュメモリ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はキャッシュメモリ回路に 関する。

[0002]

【従来の技術】従来のキャッシュメモリ回路は、データ 部を構成するメモリの読出しは図3に示すように、その メモリのアクセス幅単位で行なっている。従って、図2 をアクセスする場合には、入力アドレス101に対し て、(a~a+3), (a+4~a+7)のデータ範囲 の2回の読出を行ない、出力レジスタ書込制御回路33 2制御により、選択的に出力レジスタ113への書込み を選択的に行なうことにより、所望のデータアクセスが 実現される。

【0003】図4は、図2のアドレス(a, a+4, a +8, a+12), (a+1, a+5, a+9, a+1)3), (a+2, a+6, a+10, a+14), (a-1)データ部を別々のメモリで構成した例である。各メモリ は独立したアドレスでアクセスされるため、図2のデー タ範囲203へのデータアクセスも1度に読み出すこと ができる。

[0004]

【発明が解決しようとする課題】この従来のキャッシュ メモリ回路では、データアクセス範囲がデータ部を構成 するメモリの読出し幅境界を越えていると、メモリへの アクセスを2回行ない、両者の出力を合成する必要があ るため、データアクセスに時間を要するという問題点が 40 あった。

【〇〇〇5】また、データ部をアクセスアドレスの単位 ごとに分ける構造では、単体のメモリで構成されている 場合に比べて、ロウアドレスデコード回路221等の周 辺回路が個々のメモリにつくため、面積が大きくなると いう問題点があった。

[0006]

【課題を解決するための手段】本発明のキャッシュメモ リ回路は、入力されたアドレス信号の上位ビットをデコ ードするロウアドレスデコード回路と、前記デコード回 50

路の出力信号でアクセスされるメモリセルプレーンと、 前記アドレス信号の下位ビット及びデータアクセス幅信 号とでアクセスされるデータのアドレス境界単位にカラ ムアドレスを生成するカラムアドレスデコード回路と、 前記カラムアドレスデコード回路の出力によって制御さ れるカラムマルチプレクス回路とを有することを特徴と する。

2

[0007]

【実施例】次に本発明について図面を用いて説明する。 【0008】図1は本発明の一実施例のキャッシュメモ リ回路のデータメモリ部のブロック図である。

【0009】入力アドレス101のうち上位ビット(セ ルプレーンのロウ数に相当するビット数)は、ロウアド レスデコード回路103へ送られる。デコード結果はワ ード線104で選択されたセルプレーン105の内容が ディジット線106に読み出され、カラムマルチプレク ス回路109で選択されて、アライン回路111を経て 出力レジスタ113へ格納される。

【0010】この際、カラムマルチプレクス回路109 に示すようにデータアクセス幅を跨ぐデータ範囲203 20 は、アクセスされるアドレス境界単位(一般にバイト単 位、つまり8ビット単位)ごとに独立して制御されるよ うになっている。これらは入力アドレスの101の下位 ビット及び入力アクセス幅102とから、カラムアドレ スデコード回路107により制御される。

> 【0011】次に、メモリ中のデータがアクセスされる 様子を図2に示す。本図に示すのは、データメモリのア クセス幅は4バイトとした例である。

【0012】図2はメモリ中の16の倍数の、アドレス aからアドレス(a+15)までの16バイトが格納さ +3, a+7, a+11, a+15)の各々に対応する 30 れている様子を示す。アドレスaから16バイト分はロ ウアドレスで選択される範囲であり、アドレス範囲a~ a+3, $a+4\sim a+7$, $a+8\sim a+11$, a+12~a+15は、カラムアドレスで指定される範囲であ

> 【0013】いま、データのアクセスがアドレス(a+ 3)から2バイト幅で行なわれた場合、アドレス群 (a, a+4, a+8, a+12) $or F \lor x > 510$ を選択するカラムマルチプレクス回路109は、アドレ ス(a+4)を選択し、アドレス群(a, a+1, a+ 2. a+3)から選択するカラムマルチプレクス回路1 09はアドレスa+3を選択する。

> 【0014】これらのアドレスから読み出されたデータ はアライン回路111で右ないし左にそろえられて出力 レジスタ113に収められる。

> 【0015】従って、データアクセス幅が4バイトのメ モリ回路に於いて、4バイト境界をまたぐデータアクセ スを、ロウアドレスの範囲をまたがない限り、1回のメ モリアクセスで行なえる。

[0016]

【発明の効果】以上説明したように、本発明は、データ

部を構成するメモリのカラムマルチプレクス回路をアクセスアドレス境界に対応して、アクセスアドレスの下位ビットとデータアクセス幅とから生成する信号で独立に制御することにより、ロウアドレスの範囲にアクセスが収まっている限り、データアクセス幅を跨ぐ範囲でのアクセスであっても1回のメモリアクセスでデータを読み出すことが可能になる。

【図面の簡単な説明】

【図1】本発明の一実施例のブロック図である。

【図2】メモリ中データアクセス幅を跨ぐデータ範囲の 10 例を示す図である。

【図3】単一構成のメモリを用いた従来例のブロック図 である。

【図4】アクセスアドレス対応にデータメモリを独立させた従来例のブロック図を示す。

【符号の説明】

101 入力アドレス


102 入力アクセス幅

103 ロウアドレスデコード回路


4

- 104 ワード線
- 105 セルプレーン
- 106 ディジット線
- 107 カラムアドレスデコード回路
- 108 カラム選択線
- 109 カラムマルチプレクス回路
- 110 メモリ回路出力線
- 111 アライン回路
- 112 データ出力
- 113 出力レジスタ
- 203 データ範囲
- 221 ロウアドレスデコード回路
- 331 アドレスデコード回路
- 332 出力レジスタ書込制御回路
- 441 アドレス生成回路


【図1】



【図2】



【図3】



【図4】

